Katalog der Deutschen Nationalbibliothek
Ergebnis der Suche nach: idn=1328537188
|
|
|
| Link zu diesem Datensatz | https://d-nb.info/1328537188 |
| Titel | A High-Performance Quadruple-Node-Upset-Tolerant Latch Design and an Algorithm for Tolerance Verification of Hardened Latches / by Hui Xu, Xuewei Qin, Ruijun Ma, Chaoming Liu, Shuo Zhu, Jun Wang, Huaguo Liang |
| Person(en) |
Xu, Hui (Verfasser) Qin, Xuewei (Verfasser) Ma, Ruijun (Verfasser) Liu, Chaoming (Verfasser) Zhu, Shuo (Verfasser) Wang, Jun (Verfasser) Liang, Huaguo (Verfasser) |
| Organisation(en) | SpringerLink (Online service) (Sonstige) |
| Umfang/Format | 1 Online-Ressource. |
| Persistent Identifier |
URN: urn:nbn:de:101:1-2405071000060.422992095109 DOI: 10.1007/s10836-024-06105-x |
| URL | https://doi.org/10.1007/s10836-024-06105-x |
| Zeitliche Einordnung | Erscheinungsdatum: 2024 |
| DDC-Notation | 004.2 (maschinell ermittelte DDC-Kurznotation) |
| Sprache(n) | Englisch (eng) |
| Beziehungen | Enthalten in: Journal of electronic testing (2.3.2024: 1-16) |
| Sachgruppe(n) | 004 Informatik |
| Online-Zugriff | Archivobjekt öffnen |

