Katalog der Deutschen Nationalbibliothek

Neuigkeiten

Leichte Bedienung, intuitive Suche: Die Betaversion unseres neuen Katalogs ist online! → Zur Betaversion des neuen DNB-Katalogs

 
Neuigkeiten Dienstag 18. November 2025: Die Lesesäle der Deutschen Nationalbibliothek in Frankfurt am Main öffnen wegen einer Personalversammlung erst ab 13 Uhr. // Tuesday 18 November 2025: The reading rooms of the German National Library in Frankfurt am Main will open at 13:00 due to a staff assembly.
 
 

Ergebnis der Suche nach: tit all "Algorithm Evaluation."

Zurück zur Trefferliste


Treffer 12 von 233 < < > <



Online Ressourcen
Link zu diesem Datensatz https://d-nb.info/1356917070
Titel Integration and Evaluation of Different FPGA based Hard-ware Accelerators for the AES Algorithm in the TLS Protocol to be Used in Critical Automation Systems / Luca Horn, Tobias Frauenschläger, Jürgen Mottok ; Herausgeber: Artem Ivanov, Marc Bicker, Peter Patzelt
Person(en) Horn, Luca (Verfasser)
Frauenschläger, Tobias (Verfasser)
Mottok, Jürgen (Verfasser)
Ivanov, Artem (Herausgeber)
Bicker, Marc (Herausgeber)
Patzelt, Peter (Herausgeber)
Verlag Landshut : Hochschule für Angewandte Wissenschaften Landshut
Zeitliche Einordnung Erscheinungsdatum: 2024
Umfang/Format Online-Ressource (pdf)
Persistent Identifier URN: urn:nbn:de:bvb:860-opus4-4182
DOI: 10.57688/418
URL https://opus4.kobv.de/opus4-haw-landshut/frontdoor/index/index/docId/418 (Verlag) (kostenfrei zugänglich)
Sprache(n) Englisch (eng)
Anmerkungen In: Tagungsband 4. Symposium Elektronik und Systemintegration ESI, S. 18-27
DDC-Notation 005.82 (maschinell ermittelte DDC-Kurznotation)
Sachgruppe(n) 004 Informatik

Online-Zugriff Archivobjekt öffnen




Treffer 12 von 233
< < > <




Aktionen

Aktionen


E-Mail-IconKorrekturanfrage

E-Mail-IconAdministration