Katalog der Deutschen Nationalbibliothek
Ergebnis der Suche nach: "Paul" and "Gerber"
|
|
|
| Link zu diesem Datensatz | https://d-nb.info/1352138522 |
| Titel | FPGA-based Hardware Acceleration of a Dynamic Occupancy Grid Algorithm / Paul Gerber ; Gutachter: Wolfram Hardt ; Betreuer: Michael Nagler |
| Person(en) |
Gerber, Paul (Verfasser) Hardt, Wolfram (Gutachter) Nagler, Michael (Akademischer Betreuer) |
| Verlag | Chemnitz : Technische Universität Chemnitz |
| Zeitliche Einordnung | Erscheinungsdatum: 2024 |
| Umfang/Format | Online-Ressource |
| Hochschulschrift | Masterarbeit, Chemnitz, Technische Universität Chemnitz, 2021 |
| Persistent Identifier | URN: urn:nbn:de:bsz:ch1-qucosa2-946793 |
| URL | (kostenfrei zugänglich) |
| Sprache(n) | Deutsch (ger) |
| Schlagwörter |
Field programmable gate array ; HLS Field programmable gate array* ; Datenfusion* (*maschinell ermittelt) |
| DDC-Notation | 629.893 (maschinell ermittelte DDC-Kurznotation) |
| Sachgruppe(n) | 621.3 Elektrotechnik, Elektronik |
| Online-Zugriff | Archivobjekt öffnen |

