Katalog der Deutschen Nationalbibliothek

Neuigkeiten Servicezeiten in Frankfurt am Main ab 1. Dezember 2025: Montag bis Freitag 9–18 Uhr und Samstag 10–16 Uhr
Service hours in Frankfurt am Main from 1 December 2025: Monday to Friday 9:00-18:00 and Saturday 10:00-16:00
 
Neuigkeiten Wegen Wartungsarbeiten ist vom 12. bis 14. Januar 2026 der Museumslesesaal, sowie vom 14. bis 16. Januar 2026 der Musiklesesaal geschlossen. // Due to maintenance work the museum reading room will be closed from 12 to 14 January 2026 and the music reading room from 14 to 16 January 2026.
 
 

Ergebnis der Suche nach: tit all "Algorithm Evaluation."

Zurück zur Trefferliste


Treffer 39 von 667 < < > <



Online Ressourcen
Link zu diesem Datensatz https://d-nb.info/1356917070
Titel Integration and Evaluation of Different FPGA based Hard-ware Accelerators for the AES Algorithm in the TLS Protocol to be Used in Critical Automation Systems / Luca Horn, Tobias Frauenschläger, Jürgen Mottok ; Herausgeber: Artem Ivanov, Marc Bicker, Peter Patzelt
Person(en) Horn, Luca (Verfasser)
Frauenschläger, Tobias (Verfasser)
Mottok, Jürgen (Verfasser)
Ivanov, Artem (Herausgeber)
Bicker, Marc (Herausgeber)
Patzelt, Peter (Herausgeber)
Verlag Landshut : Hochschule für Angewandte Wissenschaften Landshut
Zeitliche Einordnung Erscheinungsdatum: 2024
Umfang/Format Online-Ressource (pdf)
Persistent Identifier URN: urn:nbn:de:bvb:860-opus4-4182
DOI: 10.57688/418
URL https://opus4.kobv.de/opus4-haw-landshut/frontdoor/index/index/docId/418 (Verlag) (kostenfrei zugänglich)
Sprache(n) Englisch (eng)
Anmerkungen In: Tagungsband 4. Symposium Elektronik und Systemintegration ESI, S. 18-27
DDC-Notation 005.82 (maschinell ermittelte DDC-Kurznotation)
Sachgruppe(n) 004 Informatik

Online-Zugriff Archivobjekt öffnen




Treffer 39 von 667
< < > <




Aktionen

Aktionen


E-Mail-IconKorrekturanfrage

E-Mail-IconAdministration