Katalog der Deutschen Nationalbibliothek
Ergebnis der Suche nach: swiRef=042737842
Link zu diesem Datensatz | https://d-nb.info/920980015 |
Art des Inhalts | Hochschulschrift |
Titel | Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur / Gerhard Fettweis |
Person(en) | Fettweis, Gerhard (Verfasser) |
Verlag | Düsseldorf : VDI-Verl. |
Zeitliche Einordnung | Erscheinungsdatum: 1990 |
Umfang/Format | VIII, 129 S. : graph. Darst. ; 21 cm |
Hochschulschrift | Zugl.: Aachen, Technische Hochsch., Diss. |
ISBN/Einband/Preis |
978-3-18-144410-8 kart. : DM 85.00 (nicht im Sortimentsbuchh.) 3-18-144410-3 kart. : DM 85.00 (nicht im Sortimentsbuchh.) |
Sprache(n) | Deutsch (ger) |
Beziehungen | Verein Deutscher Ingenieure: Fortschritt-Berichte VDI / Reihe 10 / Informatik, Kommunikation ; Nr. 144 |
Anmerkungen | Status nach VGG: vergriffen |
Schlagwörter | Digitalübertragung ; Viterbi-Algorithmus ; Parallelverarbeitung ; VLSI |
Sachgruppe(n) | 28 Informatik, Datenverarbeitung ; 37 Elektrotechnik |
Frankfurt |
Signatur: D 90/43231
Bereitstellung in Frankfurt |
Leipzig |
Signatur: ZB 62631
Bereitstellung in Leipzig |